3. 龙芯架构的 IRQ 芯片模型（层次结构）¶
目前，基于龙芯架构的处理器（例如龙芯 3A5000）只能与 LS7A 芯片组一起工作。龙芯计算机中的 IRQ 芯片包括 CPUINTC（CPU 核心中断控制器）、LIOINTC（传统 I/O 中断控制器）、EIOINTC（扩展 I/O 中断控制器）、HTVECINTC（Hyper-Transport 向量中断控制器）、PCH-PIC（LS7A 芯片组中的主中断控制器）、PCH-LPC（LS7A 芯片组中的 LPC 中断控制器）和 PCH-MSI（MSI 中断控制器）。
CPUINTC 是每个核心的控制器（在 CPU 中），LIOINTC/EIOINTC/HTVECINTC 是每个封装的控制器（在 CPU 中），而 PCH-PIC/PCH-LPC/PCH-MSI 是 CPU 之外的控制器（即在芯片组中）。这些控制器（换句话说，IRQ 芯片）以层次结构链接在一起，并且有两种层次结构模型（传统模型和扩展模型）。
3.1. 传统 IRQ 模型¶
在此模型中，IPI（处理器间中断）和 CPU 本地定时器中断直接进入 CPUINTC，CPU UARTS 中断进入 LIOINTC，而所有其他设备中断进入 PCH-PIC/PCH-LPC/PCH-MSI 并由 HTVECINTC 收集，然后进入 LIOINTC，然后进入 CPUINTC
+-----+ +---------+ +-------+
| IPI | --> | CPUINTC | <-- | Timer |
+-----+ +---------+ +-------+
^
|
+---------+ +-------+
| LIOINTC | <-- | UARTs |
+---------+ +-------+
^
|
+-----------+
| HTVECINTC |
+-----------+
^ ^
| |
+---------+ +---------+
| PCH-PIC | | PCH-MSI |
+---------+ +---------+
^ ^ ^
| | |
+---------+ +---------+ +---------+
| PCH-LPC | | Devices | | Devices |
+---------+ +---------+ +---------+
^
|
+---------+
| Devices |
+---------+
3.2. 扩展 IRQ 模型¶
在此模型中，IPI（处理器间中断）和 CPU 本地定时器中断直接进入 CPUINTC，CPU UARTS 中断进入 LIOINTC，而所有其他设备中断进入 PCH-PIC/PCH-LPC/PCH-MSI 并由 EIOINTC 收集，然后直接进入 CPUINTC
+-----+ +---------+ +-------+
| IPI | --> | CPUINTC | <-- | Timer |
+-----+ +---------+ +-------+
^ ^
| |
+---------+ +---------+ +-------+
| EIOINTC | | LIOINTC | <-- | UARTs |
+---------+ +---------+ +-------+
^ ^
| |
+---------+ +---------+
| PCH-PIC | | PCH-MSI |
+---------+ +---------+
^ ^ ^
| | |
+---------+ +---------+ +---------+
| PCH-LPC | | Devices | | Devices |
+---------+ +---------+ +---------+
^
|
+---------+
| Devices |
+---------+
3.3. 虚拟扩展 IRQ 模型¶
在此模型中，IPI（处理器间中断）和 CPU 本地定时器中断直接进入 CPUINTC，CPU UARTS 中断进入 PCH-PIC，而所有其他设备中断进入 PCH-PIC/PCH-MSI 并由 V-EIOINTC（虚拟扩展 I/O 中断控制器）收集，然后直接进入 CPUINTC
+-----+ +-------------------+ +-------+
| IPI |--> | CPUINTC(0-255vcpu)| <-- | Timer |
+-----+ +-------------------+ +-------+
^
|
+-----------+
| V-EIOINTC |
+-----------+
^ ^
| |
+---------+ +---------+
| PCH-PIC | | PCH-MSI |
+---------+ +---------+
^ ^ ^
| | |
+--------+ +---------+ +---------+
| UARTs | | Devices | | Devices |
+--------+ +---------+ +---------+
3.3.1. 描述¶
V-EIOINTC（虚拟扩展 I/O 中断控制器）是 EIOINTC 的扩展，它仅在 KVM 虚拟机监控器中运行的 VM 模式下工作。中断可以通过标准 EIOINTC 路由到最多四个 vCPU，但是使用 V-EIOINTC 中断可以路由到最多 256 个虚拟 CPU。
对于标准 EIOINTC，中断路由设置包括两个部分：用于 CPU 选择的八位和用于 CPU IP（中断引脚）选择的四位。对于 CPU 选择，有四位用于 EIOINTC 节点选择，四位用于 EIOINTC CPU 选择。CPU 选择和 CPU IP 选择都使用位图方法，因此中断只能路由到 CPU0 - CPU3 和一个 EIOINTC 节点中的 IP0-IP3。
对于 V-EIOINTC，它支持路由更多 CPU 和 CPU IP（中断引脚），V-EIOINTC 中新增了两个寄存器。
3.3.2. EXTIOI_VIRT_FEATURES¶
该寄存器是只读寄存器，指示 V-EIOINTC 支持的功能。添加了功能 EXTIOI_HAS_INT_ENCODE 和 EXTIOI_HAS_CPU_ENCODE。
功能 EXTIOI_HAS_INT_ENCODE 是标准 EIOINTC 的一部分。如果为 1，则表示 CPU 中断引脚选择可以使用正常方法而不是位图方法，因此中断可以路由到 IP0 - IP15。
功能 EXTIOI_HAS_CPU_ENCODE 是 V-EIOINTC 的扩展。如果为 1，则表示 CPU 选择可以使用正常方法而不是位图方法，因此中断可以路由到 CPU0 - CPU255。
3.3.3. EXTIOI_VIRT_CONFIG¶
该寄存器是读写寄存器，为了兼容性，中断路由使用与标准 EIOINTC 相同 的默认方法。如果将该位设置为 1，则表示 HW 使用正常方法而不是位图方法。
3.4. 高级扩展 IRQ 模型¶
在此模型中，IPI（处理器间中断）和 CPU 本地定时器中断直接进入 CPUINTC，CPU UARTS 中断进入 LIOINTC，PCH-MSI 中断进入 AVECINTC，然后直接进入 CPUINTC，而所有其他设备中断进入 PCH-PIC/PCH-LPC 并由 EIOINTC 收集，然后直接进入 CPUINTC
+-----+ +-----------------------+ +-------+
| IPI | --> | CPUINTC | <-- | Timer |
+-----+ +-----------------------+ +-------+
^ ^ ^
| | |
+---------+ +----------+ +---------+ +-------+
| EIOINTC | | AVECINTC | | LIOINTC | <-- | UARTs |
+---------+ +----------+ +---------+ +-------+
^ ^
| |
+---------+ +---------+
| PCH-PIC | | PCH-MSI |
+---------+ +---------+
^ ^ ^
| | |
+---------+ +---------+ +---------+
| Devices | | PCH-LPC | | Devices |
+---------+ +---------+ +---------+
^
|
+---------+
| Devices |
+---------+
3.6. 参考资料¶
龙芯 3A5000 的文档
龙芯 LS7A 芯片组的文档
注意
CPUINTC 是 CSR.ECFG/CSR.ESTAT 及其中断控制器，详见《龙芯架构参考手册，卷 1》第 7.4 节；
LIOINTC 是“传统 I/O 中断”，详见《龙芯 3A5000 处理器参考手册》第 11.1 节；
EIOINTC 是“扩展 I/O 中断”，详见《龙芯 3A5000 处理器参考手册》第 11.2 节；
HTVECINTC 是“HyperTransport 中断”，详见《龙芯 3A5000 处理器参考手册》第 14.3 节；
PCH-PIC/PCH-MSI 是“中断控制器”，详见《龙芯 7A1000 桥用户手册》第 5 节；
PCH-LPC 是“LPC 中断”，详见《龙芯 7A1000 桥用户手册》第 24.3 节。